Registro de actualizaciones:
V1.3B, 13 de marzo de 2026
Ajustes:
1. Sobre la base de la versión V1.3, se añadió una interfaz RGBLCD de 40 pines (en forma de conector FPC, compatible con la pantalla RGB de Point Zero Atom, incluyendo 35 puertos IO FPGA).
2. Las funciones de tamaño restantes son exactamente las mismas que en la versión V1.3.
Descripción de la versión V1.3: octubre de 2024
Motivo del ajuste: Para que los pines de la fila en ambos lados de la placa base sean compatibles con los módulos externos diseñados por nuestra tienda en el futuro, este hardware ha sido ligeramente ajustado y actualizado.
1. Se ajustó la posición de alimentación de los pines de la fila en un lado (como se muestra en el siguiente diagrama de bloques) (V1.3 y V1.2 son consistentes y mutuamente compatibles, y ya no son compatibles con la versión V1.1).
2. Se ajustó el modelo del chip de fuente de alimentación TI (también era un chip de fuente de alimentación TI antes, y no tuvo ningún impacto en el uso).
3. El pin CLK de HDMI cuando I es el pin de reloj SRCC fue ajustado (puede adaptarse a más núcleos IP HDMI de terceros) (V1.3 cambió de V1.2)
La información de la versión se puede encontrar en la etiqueta de la placa (cerca del botón POR).
Placa de desarrollo de sistema mínimo ZYNQ 7020
Recursos de la junta directiva
1. El chip principal ZYNQ ha sido actualizado a 7020 (nuevo chip de grado industrial)
2,512 MB DDR3 (4 Gbit)
3. Ranura para tarjeta TF (responsable del arranque TF)
4. FLASH QSPI de 128 Mbit (16 MB) (capaz de arrancar)
5. Una EEPROM de 2KB (PL)
6. Luces LED de dos canales (PL
7. Dos botones (PL) + un botón para restablecer el sistema de control POR
8. Una interfaz UART (PL) Tipo-C
9. 68 GPIO (todos salen del terminal PL) (34 grupos) están conectados en pares a través de líneas diferenciales, con longitudes iguales dentro de las líneas diferenciales.
10. Un lado del BANCO se alimenta de forma independiente y el voltaje del BANCO se puede ajustar a través de una resistencia.
11. Gigabit Ethernet (conectado al extremo PL)
12. Interfaz de salida HDMI
13.PL está conectado a un oscilador de cristal activo de 50M
Tanto HDMI como USB están conectados a dispositivos de protección electrostática ESD
No incluye un descargador. Se requiere un descargador externo de Xilinx.
Las diferencias entre las tres placas: Smart Zynq SP2 (580), Smart Zynq SP (580) y Smart Zynq SL (380)
Smart Zynq SP2: Descargador USB integrado y pantalla de 1.3 pulgadas con resolución de 240x240
Smart Zynq SP: Descargador USB integrado y pantalla de 1,47 pulgadas con resolución de 320x172
Smart Zynq SL: Requiere un descargador externo sin USB y pantalla
Los circuitos restantes son exactamente los mismos para los tres.
La interfaz JTAG es la siguiente. Es compatible con la mayoría de los descargadores Xilinx de 10 pines con un espaciado de 2.54mm de nuestra tienda u otras tiendas.
Nota: Algunas soluciones de descarga domésticas pueden no ser compatibles con los chips ZYNQ. Además, el descargador de Altera no es universal. 
HELLOFPGA también tiene un nuevo modelo de placa base ZYNQ, LemonZYNQ (LemonZynq puede ejecutar directamente la imagen oficial de PYNQ)
HELLOFPGA también ha lanzado recientemente una pantalla IPS RGB de 5 pulgadas, que puede ser directamente compatible con la placa base SmartZynqSL. 